PCB Stackup

PCB Stackup in der EMS Entwicklung, kurz erklärt

Der PCB Stackup beschreibt die feste Reihenfolge aller Kupferlagen, Kerne und Prepregs einer Leiterplatte. Er legt außerdem die Materialarten, Kupferdicken und Abstände zwischen den Lagen fest.

Der Lagenaufbau beeinflusst die Signalintegrität, die Impedanz, die Stromtragfähigkeit sowie das thermische und elektromagnetische Verhalten. Deshalb stimmen Entwicklung, Leiterplattenhersteller und EMS Partner den Aufbau möglichst vor dem Layout ab. Die Normenfamilie IPC 2220, auch IPD 2221C und IPC 2222B liefern dafür grundlegende Anforderungen und Empfehlungen.

Was bedeutet PCB Stackup?

Ein PCB Stackup bildet den vollständigen Querschnitt einer Leiterplatte ab. Er ordnet jeder Ebene eine elektrische und mechanische Funktion zu. Dazu zählen Signallagen, Masseflächen, Versorgungslagen, Kerne, Prepregs und die äußeren Kupferfolien.

Ein Kern besteht aus vollständig ausgehärtetem Basismaterial mit Kupfer auf einer oder beiden Seiten. Dagegen enthält ein Prepreg ein noch nicht vollständig ausgehärtetes Harzsystem. Beim Verpressen fließt das Harz in die freien Bereiche der Kupferstrukturen, wobei Druck und Temperatur die einzelnen Elemente dauerhaft verbinden. Die IPC 4101 klassifiziert die dafür eingesetzten Laminate und Prepregs für starre und mehrlagige Leiterplatten (IPC 4101F).

Der Aufbau definiert unter anderem:

• die Anzahl und Funktion der Kupferlagen
• die Dicke der Kerne und Prepregs
• die Kupferdicke auf Innenlagen und Außenlagen
• die verwendete Materialfamilie
• die Gesamtdicke und ihre Toleranz
• die Position der Masseflächen und Versorgungslagen
• die Geometrie impedanzkritischer Signale
• die Bohrungen und ihre Verbindung zwischen den Lagen

Die elektrische Funktion entsteht aus dem Zusammenspiel von Leiterbahnbreite, Kupferdicke, Dielektrikumsdicke und relativer Permittivität. Auch der Abstand zu einer Referenzfläche beeinflusst die Impedanz deutlich. Eine schmale Leiterbahn über einer nahen Massefläche verhält sich deshalb anders als dieselbe Leiterbahn über einer weiter entfernten Fläche.

Für eine einfache Microstrip Struktur verläuft die Leiterbahn auf einer Außenlage. Eine innere Referenzfläche bildet den Rückstrompfad. Bei einer Stripline liegt das Signal dagegen zwischen zwei Referenzflächen. Diese Konstruktion schirmt das Signal stärker ab, wobei sie andere Leiterbahnbreiten und Dielektrikumsabstände verlangt.

Wenn die Entwicklung eine Zielimpedanz vorgibt, dann muss sie auch die Leiterbahngeometrie und die zugehörige Referenzlage eindeutig kennzeichnen. Typische Ziele liegen bei 50 Ohm für einzelne Signale sowie bei 90 oder 100 Ohm für differentielle Paare. Der konkrete Wert richtet sich jedoch nach der verwendeten Schnittstelle. Die IPC 2141A behandelt die Auslegung impedanzkontrollierter Verbindungsleitungen (IPC 2141A).

Welche PCB Stackup Varianten trifft man häufig an?

Der PCB Stackup richtet sich nach Schaltungsdichte, Signalfrequenz, Strombedarf, EMV Anforderungen, Bauteilgehäusen und mechanischen Vorgaben. Standardisierte Aufbauten erleichtern jedoch die Beschaffung, weil Leiterplattenhersteller passende Kerne und Prepregs regelmäßig verarbeiten und bevorraten. Würth Elektronik veröffentlicht dazu fertigungsgerechte Standardaufbauten für unterschiedliche Lagenzahlen und Leiterplattendicken.

Zweilagiger Aufbau

Eine zweilagige Leiterplatte besitzt Kupfer auf Oberseite und Unterseite. Ein FR4 Kern trennt beide Lagen. Dieser Aufbau eignet sich für einfache Schaltungen mit geringer Packungsdichte, moderaten Signalfrequenzen und überschaubaren EMV Anforderungen.

Der Entwickler führt möglichst eine Lage als weitgehend geschlossene Massefläche aus. Allerdings unterbrechen Leiterbahnen, Bauteilanschlüsse und Durchkontaktierungen häufig diese Fläche. Dadurch entstehen längere Rückstromwege, größere Stromschleifen und stärkere elektromagnetische Felder.

Vierlagiger Aufbau

Ein typischer Aufbau nutzt diese Reihenfolge:

1. Signallage und Bauteilanschlüsse
2. geschlossene Massefläche
3. Versorgungslage oder Signallage
4. Signallage und Bauteilanschlüsse

Die Massefläche liegt nah an der oberen Signallage, damit schnelle Signale einen kurzen Rückstrompfad erhalten. Die dritte Lage kann eine Versorgungsebene aufnehmen. Sie kann jedoch auch zusätzliche Signale führen, sofern das Layout zusammenhängende Referenzflächen erhält.

Ein symmetrischer Aufbau verteilt Kupfer und Material möglichst gleichmäßig um die Mittellinie. Diese Symmetrie reduziert mechanische Spannungen und damit das Risiko von Verwölbung und Verwindung.

Sechslagiger Aufbau

Ein sechslagiger Aufbau ermöglicht zwei geschlossene Referenzflächen und zusätzliche Signallagen. Eine typische Anordnung lautet:

1. Signallage
2. Massefläche
3. Signallage
4. Signallage oder Versorgung
5. Massefläche
6. Signallage

Die Signale auf Lage 1 beziehen sich auf Lage 2. Die Signale auf Lage 6 beziehen sich dagegen auf Lage 5. Die inneren Signallagen benötigen ebenfalls eindeutige Referenzflächen. Entwickler achten deshalb darauf, dass ein kritisches Signal beim Lagenwechsel nicht unkontrolliert von einer Massefläche zu einer Versorgungsebene wechselt.

Wenn ein Signal seine Referenzfläche wechselt, dann braucht der Rückstrom in der Nähe der Signalvia eine geeignete Verbindung. Eine Massevia verbindet gleichartige Masseflächen. Ein Kondensator kann dagegen den hochfrequenten Rückstrom zwischen unterschiedlichen Versorgungsebenen unterstützen.

Achtlagiger Aufbau

Acht Lagen bieten mehr Raum für Signale, Versorgungssysteme und geschlossene Referenzflächen. Sie eignen sich häufig für BGA Bauteile, schnelle digitale Schnittstellen, mehrere Spannungsbereiche und eine höhere Packungsdichte.

Ein sinnvoller Aufbau platziert schnelle Signallagen jeweils neben einer durchgehenden Referenzfläche. Zwei eng gekoppelte Versorgungsebenen können außerdem die hochfrequente Stromversorgung unterstützen, wobei Abblockkondensatoren weiterhin eine wesentliche Funktion erfüllen.

HDI Aufbau

HDI Leiterplatten kombinieren feine Leiterbahnen mit Microvias, Blind Vias und gegebenenfalls vergrabenen Vias. Typische Konstruktionen ergänzen einen konventionellen Kern um sequenziell aufgebaute Außenlagen. Bezeichnungen wie 1 plus N plus 1 beschreiben eine HDI Lage auf jeder Seite eines N-lagigen Kerns.

HDI Technik ermöglicht kurze Verbindungen und ein kompaktes BGA Fanout. Sie erhöht jedoch die Zahl der Fertigungszyklen. Deshalb beeinflussen Microvialagen, Via Stapelung, Via Versatz und Kupferfüllung die Kosten deutlich. Würth Elektronik stellt für HDI Microvia Technologien eigene Standardaufbauten und Gestaltungsregeln bereit.

Welche Konsequenzen entstehen, wenn PCB Stackup Entscheidungen ohne Blick auf Fertigung und Einkauf fallen?

Ein PCB Stackup beeinflusst nicht nur die elektrische Funktion. Er entscheidet auch über Materialverfügbarkeit, Fertigungsaufwand, Ausschussrisiko, Lieferzeit und die Zahl geeigneter Lieferanten.

Beispiel für einen ungünstigen Aufbau

Eine Entwicklung definiert acht Lagen, ungewöhnliche Kerndicken und mehrere verschiedene Prepregtypen. Gleichzeitig verlangt sie 70 Mikrometer Kupfer auf ausgewählten Innenlagen, sehr kleine Bohrungen und enge Impedanztoleranzen.

Diese Kombination kann zusätzliche Presszyklen, spezielle Materialien und strengere Prozesskontrollen verlangen. Dickes Kupfer erschwert außerdem das gleichmäßige Füllen der Zwischenräume mit Harz. Große Unterschiede in der Kupferverteilung erhöhen das Risiko für Harzmangel, Lufteinschlüsse und Verformung. Eurocircuits erläutert, dass Kupferverteilung und Harzfluss die Laminatqualität beeinflussen und Fehler wie Delamination oder Impedanzabweichungen begünstigen können.

Der Einkauf erhält dadurch weniger vergleichbare Angebote. Außerdem können Lieferanten Alternativmaterialien vorschlagen, die neue Impedanzberechnungen oder Freigaben erfordern.

Beispiel für einen wirtschaftlichen Aufbau

Eine sechslagige Leiterplatte nutzt einen freigegebenen Standardaufbau des vorgesehenen Herstellers. Die Konstruktion arbeitet mit marktgängigen FR4 Materialien, üblichen Kupferdicken und symmetrischen Dielektrikumsabständen.

Der Aufbau stellt zwei geschlossene Masseflächen bereit und führt impedanzkritische Signale auf eindeutig zugeordneten Lagen. Dadurch verbindet die Entwicklung gute Signalintegrität mit hoher Beschaffbarkeit. Standardisierte Aufbauten unterstützen zudem eine wirtschaftliche Materialauswahl und verkürzen die technische Klärung.

Die Entwicklung legt ein 100 Ohm differentielles Paar mit einer festen Leiterbahnbreite fest. Der ausgewählte Hersteller kann diese Geometrie mit seinem verfügbaren Prepreg jedoch nur mit deutlicher Impedanzabweichung fertigen.

Das Team kann nun die Leiterbahnbreite, den Abstand innerhalb des Paares oder die Dielektrikumsdicke anpassen. Eine solche Änderung betrifft das Routing und möglicherweise die Platzverhältnisse unter einem BGA. Erfolgt die Abstimmung erst nach dem Layout, entstehen zusätzliche Layoutstunden und eine neue Signalintegritätsprüfung.

Wenn Entwicklung und Fertigung den Aufbau vor dem Routing abstimmen, dann lassen sich solche Schleifen weitgehend vermeiden. Herstellerseitige Impedanzrechner berücksichtigen Leiterbahnbreite, Abstand, Kupferdicke und Isolation, wobei die verfügbaren Fertigungsparameter den wirtschaftlichen Lösungsraum bestimmen.

Wie geht JORATEC Solutions Engineering PCB Stackup Entscheidungen in der Entwicklung an?

JORATEC Solutions beginnt mit den elektrischen, thermischen und mechanischen Anforderungen des Produkts. Das Engineering Team bewertet dabei Signalgeschwindigkeiten, Schnittstellen, Strompfade, Verlustleistung, EMV Ziele, Bauteilgehäuse und verfügbare Leiterplattenfläche.

Anschließend entwickelt das Team eine funktionale Lagenstruktur. Kritische Signale erhalten klare Referenzflächen. Masseflächen bleiben möglichst geschlossen. Versorgungslagen liegen so, dass kurze Strompfade und wirksame Abblockstrukturen entstehen.

JORATEC Solutions bezieht Fertigung und Beschaffung früh ein. Dazu prüft das Team Standardmaterialien, verfügbare Prepregdicken, Kupferfolien, Bohrverhältnisse, Mindeststrukturen und mögliche Lieferanten. Diese Abstimmung schafft eine belastbare Grundlage für Kalkulation und Serienbeschaffung.

Die Entwicklung dokumentiert außerdem:

• die Funktion jeder Kupferlage
• die Sollwerte und Toleranzen der Schichtdicken
• die Kupferdicken vor und nach dem galvanischen Aufbau
• die Materialanforderungen und zulässigen Alternativen
• die Zielimpedanzen und zugehörigen Leiterbahntypen
• die Prüfanforderungen und Testcoupons

Die IPC 2221C bildet dafür den allgemeinen Designrahmen. Die IPC 2222B ergänzt spezifische Anforderungen für starre organische Leiterplatten, darunter Hinweise zur Laminatauswahl und Leiterplattendicke )auch: IPC 2221C, IPC2222B).

Die Entscheidung über den Lagenaufbau: Wie läuft dies im Detail ab?

Zunächst erfasst JORATEC Solutions alle kritischen Netze. Dazu gehören Takte, schnelle serielle Datenleitungen, differentielle Paare, analoge Messsignale, Hochstrompfade und empfindliche Versorgungsschienen.

Danach ordnet das Engineering Team jedem kritischen Netz eine geeignete Signallage und eine Referenzfläche zu. Es prüft außerdem Rückstromwege, Lagenwechsel, Via Positionen, Koppelabstände und mögliche Störquellen.

Die Impedanzberechnung verwendet keine isolierte Standardformel als alleinige Entscheidungsgrundlage. Das Team berücksichtigt vielmehr:

• tatsächliche Materialkennwerte
• Frequenzabhängigkeit der Permittivität
• fertige Kupferdicke
• trapezförmigen Leiterbahnquerschnitt
• Lötstopplack auf Außenlagen
• Glasgewebe und Harzanteil
• Fertigungstoleranzen

Danach prüft der Leiterplattenhersteller die vorgesehenen Geometrien mit seinen Prozessdaten. Erst anschließend fließen freigegebene Leiterbahnbreiten und Abstände verbindlich in die Layoutregeln ein. Die IPC 2141A beschreibt die kontrollierte Impedanz als Einhaltung einer festgelegten Toleranz der charakteristischen Leitungsimpedanz (auch: IPC 2141A).

Wie beeinflussen Material, Kupferverteilung und Wärmemanagement den Lagenaufbau einer Leiterplatte?

Das Basismaterial beeinflusst die elektrische Dämpfung, die thermische Stabilität und die Zuverlässigkeit. Wichtige Kennwerte sind die Glasübergangstemperatur, die Zersetzungstemperatur, der Wärmeausdehnungskoeffizient, die Permittivität und der Verlustfaktor.

Ein hoher Harzanteil verbessert nicht automatisch jede Konstruktion. Das Harz muss die freien Bereiche zwischen den Kupferstrukturen vollständig ausfüllen. Gleichzeitig muss das fertige Laminat die geforderte Dicke und mechanische Stabilität erreichen.

Eine ungleichmäßige Kupferverteilung kann die Dicke einzelner Bereiche verändern und mechanische Spannungen erzeugen. Deshalb ergänzt das Layoutteam bei Bedarf Kupferflächen in schwach belegten Bereichen. Diese Flächen dürfen jedoch keine unerwünschten Antennen, kapazitiven Kopplungen oder isolierten Kupferinseln erzeugen.

Leistungsbauteile benötigen kurze thermische Pfade. Kupferflächen, thermische Vias und innenliegende Masseflächen können Wärme verteilen. Dickeres Kupfer verbessert dabei die Stromtragfähigkeit und Wärmeleitung, wobei es feinste Strukturen und Harzfluss anspruchsvoller macht.

Das Team betrachtet deshalb immer das Gesamtsystem. Eine zusätzliche Kupferlage kann beispielsweise thermische und elektromagnetische Vorteile schaffen. Sie kann außerdem das Routing vereinfachen und dadurch trotz höherer Lagenzahl wirtschaftlich sinnvoll sein.

Wie geht man Schritt für Schritt bei der bei Entscheidungen über den Lagenaufbau einer Leiterplatte vor?

Die Entscheidung über den PCB Stackup beginnt mit einer strukturierten Analyse der elektrischen, thermischen und mechanischen Anforderungen. Dabei betrachtet das Entwicklungsteam nicht nur die gewünschte Lagenzahl, sondern auch Signalfrequenzen, Strompfade, Bauraum und EMV Anforderungen. So entsteht ein Aufbau, der die Funktion der Baugruppe zuverlässig unterstützt.

Anschließend stimmt das Team den PCB Stackup mit dem Leiterplattenhersteller und dem EMS Partner ab. Dabei verbindet es geeignete Materialien, realistische Fertigungstoleranzen und wirtschaftlich verfügbare Standardaufbauten. Dieses schrittweise Vorgehen schafft klare Layoutregeln, reduziert spätere Änderungen und unterstützt eine sichere Serienüberleitung. Die IPC 2221C liefert dafür allgemeine Designanforderungen, während die IPC 2222B starre Leiterplatten konkretisiert.

Hier lesen Sie mehr über die DFM Design for Manufacturing für den EMS Einkäufer

Häufige Fragen zum PCB Stackup in der EMS-Entwicklung

Die folgenden Antworten fassen zentrale Entscheidungen kompakt zusammen. Ein geeigneter Lagenaufbau verbindet elektrische Funktion mit sicherer Fertigung. Er verbessert außerdem die Kalkulierbarkeit. Frühe Abstimmungen reduzieren technische Schleifen. Eine klare Dokumentation unterstützt schließlich die Serienbeschaffung.

Ein PCB Stackup bestimmt die räumliche Zuordnung von Signallagen, Masseflächen, Versorgungsebenen, Kernen und Prepregs. Dabei beeinflussen Dielektrikumsdicke, Kupferstärke, Leiterbahngeometrie und Materialkennwerte die Impedanz sowie das Übersprechen zwischen benachbarten Signalen. Geschlossene Referenzflächen schaffen außerdem kurze Rückstromwege und unterstützen dadurch die Signalintegrität und das EMV Verhalten.

Gleichzeitig muss der Lagenaufbau mechanische und fertigungstechnische Anforderungen erfüllen. Eine möglichst symmetrische Verteilung von Kupfer und Isolationsmaterial reduziert innere Spannungen sowie das Risiko von Verwölbung und Verwindung. Dabei müssen Harzgehalt, Kupferverteilung, Bohrdurchmesser, Aspect Ratio und mögliche Presszyklen zum Fertigungsprozess passen.

Die folgenden Fragen erläutern deshalb nicht nur die geeignete Lagenzahl. Sie betrachten ebenso die frühe Einbindung des Leiterplattenherstellers, unterschiedliche Kupferdicken und die Freigabe impedanzkritischer Strukturen. Dadurch lassen sich elektrische Anforderungen, Fertigungssicherheit und wirtschaftliche Serienbeschaffung gezielt miteinander verbinden. Technische Grundlagen liefern insbesondere die Normen IPC 2221C, IPC 2222B, IPC 2141A und IPC 4101F. IPC 2221C, IPC 2222B, IPC 2141A, IPC 4101F.